第3章 8086微型计算机系统

西南交通大学计算机与人工智能学院

keli@home.swjtu.edu.cn

本章主要内容

1. 8086微处理器的结构
2. 8086微处理器的工作模式及引脚特性
3. 8086微型计算机系统
4. 8086最小模式下的最简硬件核设计

3.1 8086/8088微处理器的结构

8086是Intel系列的16位微处理器，有16根数据线和20根地址线，封装在40脚双列直插组件中。
8086工作时，使用单一的+5V电源，时钟频率为5MHz，引脚信号与TTL电平兼容。


8086
CPU
GND 1
AD14 2
AD13 3
AD12 4
AD11 5
AD10 6
AD9 7
AD8 8
AD7 9
AD6 10
AD5 11
AD4 12
AD3 13
AD2 14
AD1 15
AD0 16
NMI 17
INTR 18
CLK 19
20
40 VCC (5V)
39 A15
38 A16/S3
37 A17/S4
36 A18/S5
35 A19/S6
34 BHE/S7
33 MN/MX
32 RD
31 HOLD (RQ/GT0)
30 HLDA (RQ/GT1)
29 WR (LOCK)
28 M/IO (S2)
27 DT/R (S1)
26 DEN (S0)
25 ALE (QS0)
24 INTA (QS1)
23 TEST
22 READY
21 RESET



8088 CPU 的外部引脚定义

3.1.1 8086/8088微处理器的内部结构



图 2.1　8086/8088 CPU 的内部组成结构

8086/8088微处理器的内部组成结构按照功能分成总线接口部件BIU(BusInterface Unit)和指令执行部件EU（Execution Unit）两大部分。

3.1.1 8086/8088微处理器的内部结构



图 2.1　8086/8088 CPU 的内部组成结构

BIU(Bus Interface Unit)

组成：

4个16位的段地址寄存器CS、DS、ES、SS

1个16位的指令指针寄存器IP

一个20位地址的合成器Σ

一个可以预存4字节/6字节（8088/8086）指令的指令队列缓冲器

总线控制逻辑

作用：

根据指令的要求合成20位的地址信号，产生与外部总线数据传输需要的控制信号时序，实现与外部的数据交换（实现CPU对外部三总线的控制并与外部进行数据交换）

3.1.1 8086/8088微处理器的内部结构



图 2.1　8086/8088 CPU 的内部组成结构

2.EU （Execution Unit）

组成：

通用寄存器组
专用寄存器组
算术逻辑单元ALU
} 通用寄存器组

一个16位的标志寄存器

EU控制系统

作用：

执行指令（指令队列中的指令经EU控制系统转换成具体的操作控制信号并实现指令规定的运算或操作）。

3.指令流水线结构：

在执行一条指令的同时又读取下一条指令的机理称为指令流水线结构。

串行工作方式：

- 8088以前的CPU采用串行工作方式

并行工作方式：

- 8088/8086CPU采用并行工作方式



3.1.2 8086微处理器寻址内存地址的方法

- 将段地址寄存器的内容左移四位，然后再与段内偏移地址值相加；
- 可作为段地址寄存器的有：CS、DS、ES、SS；
- 段内偏移地址值则可通过寻址方式得到。



8086/8088 CPU 20 位地址的生成

3.1.3 8086微处理器的内部寄存器(Register)

1．通用寄存器：AX，BX，CX，DX

共性：

可按16位一次读写，也可按高8位和低8位分别读写。
可以存放数据也可存放地址。

个性：

AX（AH+AL）：累加器（Accumulator），输入/输出寄存器。
BX（BH+BL）：基地址寄存器（Base）。在间接寻址中作为偏移地址寄存器；在基址寻址中作为基地址寄存器。
CX（CH+CL）：计数寄存器（Count）。
DX（DH+DL）：数据寄存器（Data）。在乘除法指令中固定充当辅助的操作数寄存器；在输入/输出指令中固定作为外设口地址寄存器。

2．专用寄存器：

BP，SP，SI，DI：只能以16位为单位进行操作

SP：堆栈指针（Stack Pointer）。寻址堆栈区栈顶的当前偏移地址。当执行完入栈/出栈指令后，SP的值会自动减2/加2。

BP：基数指针（Base Pointer）。用于提供多种寻址方式中的偏移地址或基地址，还用于配合SS提供堆栈区的非栈顶单元偏移地址。

SI：源变址寄存器（Source Index）。

DI：目的变址寄存器（Destination Index）。

3.指令指针IP：

指令指针IP（Instruction Pointer）：

固定配合CS来指定内存中将要执行的指令，用于提供相对于CS值的偏移地址。一条指令执行完后，IP的值会自动增加，以指向位于存储器中的下一条指令。

4. 段寄存器：CS，SS，DS，ES

CS：代码段寄存器（Code Segment），固定与IP一起寻址内存代码区。

SS：堆栈段寄存器(Stack Segment)，固定与SP或BP寻址内存的堆栈区。

DS：数据段寄存器(Data Segment)，可与SI、DI、BP等寻址内存数据区。

ES：附加段寄存器(Extra data Segment)，可与SI、DI、BP等寻址内存数据区

（注：进行数据块传送时，源数据块固定用DS：SI寻址，目的数据块用ES：DI寻址。）

5. 标志寄存器：FR (Flag Register)



（1）运算/操作结果标志位

CF：进位标志(Carry Flag), 运算结果产生进/借位时CF=1，反之CF=0。

PF：齐偶标志(Parity Flag), 运算结果中低8位有偶数个1时PF=1，奇数个1时PF=0。

AF：辅助进位标志(Auxiliary Flag)：两个字节运算若结果中低半个字节有进/借位时AF=1。

ZF：零标志(Zero Flag), 运算结果为0时ZF=1，反之=0。

SF：符号标志(Sign Flag), 运算结果最高位为0时SF=0，反之=1。

OF：溢出标志(Overflow Flag), 运算结果产生溢出时OF=1，反之=0。

（2） 控制标志位（由用户设置）

DF：地址方向标志(Direction Flag)，用于数据块传送。DF=0，内存地址朝增加方向变化；DF=1，内存地址朝减小方向变化。

IF： 中断允许标志(Iterrupt Flag)：用于禁止/允许CPU对可屏蔽中断请求的响应。IF=0，禁止；IF=1，允许。

TF：自陷标志(Trap Flag)：用于程序的单步调试。TF=1，每执行一条指令就中断一下，以便运行检测程序；TF=0连续执行。

- 数据总线为16位
- 地址总线为20位
- 40条引脚
- 部分引脚分时复用



AD_0~AD_{15}

- 低16位地址/数据的复用引脚线
- 三态、双向
- 采用分时复用法来实现对地址线和数据线的复用



3.2 8086/8088的引脚功能

最小工作模式/最大工作模式：

最小工作模式：由CPU控制总线

最大工作模式：总线控制器控制总线

将MN/$\overline{MX}$引脚接高电平（ MN/MX =“1”），CPU将工作于最小模式，反之它们将工作于最大模式。当CPU处于不同的工作模式时，部分控制引脚的作用将有所不同，而且构成的系统结构和规模也有所不同。

最小工作模式：由CPU控制总线




微机硬件核
CPU
系统总线生成电路
时钟产生电路
系统总线
地址总线 AB
数据总线 DB
控制总线 CB
ROM RAM
存储器
辅助控制类型
数据中转类型
外设接口
外 设

微机的主体结构及组成

最大工作模式：总线控制器控制总线



3.2.1 8086/8088最小模式下的引脚功能

1. 地址总线(Address Bus)：A0~A19 (其中A0~A15与D0~D15复用, A16~A19与S3~S6复用)

2. 数据总线：D0～D15（8086与A0～A15共用）

   D0～D7（8088与A0～A7共用）

3. 工作模式选择线MN / $\overline{MX}$：高电平=最小模式；低电平=最大模式

4．控制总线：

1）外部中断线：

INTR：(Interrupt Request) 外部可屏蔽中断输入信号,由外部中断控 制器提供。

NMI：(Nonmaskble Interrupt) 外部非屏蔽中断输入信号,由外部非屏蔽中断源提供。

INTA：(Interrupt Acknowledge) CPU中断响应应答信号（输出）， 回送给外部中断控制器。

2) 数据传送控制信号线：

ALE；DEN；DT/R：地址锁存器及数据收发器控制信号（输出）

RD；WR；M/IO：读/写控制信号及读写对象(存储器/外设)选择信号

BHE：16位数据线结构下奇地址（高字节）存储单元选择信号，用于选通高8位数据（输出，8088无效）

READY：CPU等待存储器或外设就绪信号（输入）

TEST：清除WAIT指令产生的暂停态，使程序继续顺序执行（输入）

3) 总线请求/应答线：

HOLD：总线请求（输入）

HLDA：总线请求应答（输出）

5．状态信号线：

S3；S4；S5；S6与A16~A19共用，在地址信号锁存后有效

S6：反映CPU目前是否占用总线。“0”= 占用；

“1”= 没占用

S5：反映中断允许标志位IF的状态。S5 = IF

S4、S3：反映目前正在使用的段寄存器。

00=ES；01=SS；10=CS；11=DS

6．电源(Vcc)；地(GND)；时钟（CLK）；复位（RESET）线

复位（RESET）线上维持四个时钟周期以上的高电平后，CPU内部的寄存器将处于复位态：

DS=ES=SS=IP=FR=0；

CS=FFFFH，

指令队列空

复位与开机时的状态相同, CPU首条指令的地址是FFFF0H

3. 2. 2 8086/8088 最大工作模式下的引脚功能

将8086/8088 的MN/$\overline{MX}$引脚接以低电平，CPU将工作于最大模式。



1. QS1、QS0：

用于反映指令队列的当前状态。

表2.5 QS1、QS0的组合功能

QS1	QS0	含　义
0	0	无操作
0	1	从指令队列的第一个字节取走代码
1	0	队列为空
1	1	除第一个字节外还取走了后续字节中的代码

2．S2、S1、S0：

用于产生各种不同控制信号的编码信号 。

$\overline{S2}$	$\overline{S1}$	$\overline{S0}$	总线操作类型	对应 8288 产生的控制信号
0	0	0	发中断响应信号	$\overline{INTA}$
0	0	1	读外设数据	$\overline{IORDC}$
0	1	0	写外设数据	$\overline{IOWC}$、$\overline{AIOWC}$
0	1	1	暂停	——
1	0	0	取指令（读）	$\overline{MRDC}$
1	0	1	读存储器数据	$\overline{MRDC}$
1	1	0	向存储器写数据	$\overline{MWTC}$、$\overline{AMWTC}$
1	1	1	无源状态（总线初始态）	——



8086 CPU 的外部引脚定义

3．LOCK：

总线封锁输出信号，禁止其它主控部件在以下两种情况下与CPU竞争系统总线：

（1）当CPU执行带LOCK前缀的指令时；

（2）中断响应未结束时

4．RQ/GT1、RQ/GT0：

总线请求/允许信号，提供两个主控部件共享局部总线的请求/允许联络信号，请求和允许信号共用同一根引脚线。其中RQ/GT0 的优先权高于RQ/GT1。

3.3. 8086微型计算机系统

3.3.1最小模式系统的硬件组成





8086 CPU 最小模式下的系统结构图

1．地址锁存器

在地址锁存信号ALE作用下将输入端的地址信号送到输出端并保持之。通常采Intel 8282/74LS373构成，其主要功能有3个：

1）锁存地址信号。

2）提供较大的地址总线驱动能力。

3）在需要时隔离CPU与系统总线的联系（OE接高电平）。

2. 数据双向收发器

实际上是数据双向选通器。通常采用8位数据双向选通器Intel 8286或74245构成。

其主要作用有3个：

1）选通/隔离CPU数据线与系统总线

2）选择数据传送方向

3）提供较大的数据总线驱动能力

3．多功能时钟发生器

用于产生CPU所需的时钟信号及READY、RESET等。一种选择是采用Intel 8284多功能时钟芯片，其作用主要有：

1）为CPU提供系统时钟CLK（晶振3分频）；

2）向CPU转发存储器或外设的就绪信号READY；

3）产生可靠的CPU复位信号RESET；

4）为外设提供分频后的时钟信号PCLK（晶振6分频）等。

4. CPU的数据线/地址线复用



最小模式下实现地址和数据线复用的原理



8 位锁存器 74373 功能表

OE	STB	操 作
0	↑	DOi = DIi
0	其它	Doi 不变
1	X	Doi 高阻态

8 位锁存器芯片的内部结构及功能表



$\overline{DEN}$	DT/$\overline{R}$	操 作
0	0	Bi → Ai
0	1	Ai → Bi
1	X	AiBi 高阻态
1	X	AiBi 高阻态

8 位双向数据收发器的内部结构和功能表

地址线与数据线复用的实现:

① 1. CPU先将20位地址信号送上地址线A0～A19

② 2. 产生地址锁存信号ALE将20位地址信号锁存在外部提供的地址锁存器中。

③ 3. 在CPU内部将部分地址线引脚切换到内部数据线（8086将A0～A15切换为D0～D15；8088则将A0～A7切换为D0～D7），还有部分切换为状态输出线（A16～A19成为S3~S6）

④ 4. 在入/出控制信号DT/R, 数据选通信号DEN作用下，选通外部数据线上的收发器使外部数据进入CPU（读入）或将CPU内数据送上外部数据线（写）。

5. 最大模式系统的硬件组成



3.3.2 8086的存储器结构

1. 8086存储器

- 存储单元：按字节编址，低字节在前，高字节在后。
- 数据可以是字节、字和双字，8086CPU对字/字节的读写以从偶地址开始。
- 存储容量为1MB,物理地址范围从00000H～FFFFFH。



如图所示：

20110H单元～20113H单元存放的内容依次是12H、34H、56H、78H；

- （20110H）=12H表示字节单元20110H的内容是12H；
- （20110H）=3412H表示字单元20110H的内容是3412H；
- （20110H）=78563412H表示双字单元20110H的内容是78563412H。



2. 存储器的分段管理

- 将整个存储器空间分为许多逻辑段
- 每个逻辑段的容量≤64KB字节；
- 各个逻辑段之间可以紧密相连，也可以互相重叠；
- 对存储器的寻址操作采用段地址加段内偏移地址的二级寻址方式；
- 对于任何一个物理地址，可以唯一地被包含在一个逻辑段中，也可包含在多个相互重叠的逻辑段中，只要有段地址和段内偏移地址就可以访问到这个物理地址所对应的存储空间。



3. 存储器的地址

- 段地址

① 在8086中，把16个字节的存储空间称作一节（Paragraph）

② 分段时要求各个逻辑段从节的整数边界开始，这样段首地址低4位应该是“0000”，因此就把段首地址的高16位称为“段基址（段地址）”

③ 段地址是无符号的16位二进制数，存放在段寄存器DS、CS、SS或ES中，这些段分别称为数据段、代码段、堆栈段和附加段。

- 偏移地址

① 某一存储单元相对于段首地址的偏移量称为偏移地址（也称有效地址EA）。

② 偏移地址也是无符号的16位二进制数，存放在IP、SP、BX、SI、DI、BP中或直接出现在指令中。

- 逻辑地址

采用分段结构的存储器中，把通过段地址和偏移地址来表示的存储单元的地址称为逻辑地址，记为：

段地址：偏移地址

逻辑地址是物理地址的一种表示方式，不是唯一的。

例如：

逻辑地址2000H：1300H、2120H：0100H和2100H：0300H表示的是同一个存储单元21300H。

- 物理地址

物理地址（PA）是存储单元的绝对地址，20位，是CPU访问存储器的唯一的实际地址，每个存储单元对应一个物理地址。

8086的存储空间物理地址范围是00000H~FFFFFH

- 物理地址由逻辑地址形成

物理地址 = 段地址×10H＋偏移地址

例如，逻辑地址2000H：1300H，所代表的物理地址为：

PA = 2000H×10H＋1300H

= 20000H＋1300H

= 21300H



4. 8086存储体的组成结构



8086 微机系统存储器的奇/偶存储器体结构

5.对奇/偶存储器地址的字/字节读操作

指令形式	$\overline{BHE}$	A_0	操 作	CPU 有效的数据线
MOV AX，存储器偶地址	0	0	奇/偶存储体都选中	D_{15}～D_0（读/写字）
MOV AL，存储器偶地址	1	0	仅偶存储体被选中	D_7～D_0（读/写字节）
MOV AL，存储器奇地址	0	1	仅奇存储体被选中	D_{15}～D_8（读/写字节）
MOV AX，存储器奇地址	0	1	仅奇存储体被选中	D_{15}～D_8（读/写字节）
	1	0	仅偶存储体被选中	D_7～D_0（读/写字节）

6. 寻址存储器：

地址线A0～A19, 可访存储空间1M;

M/$\overline{IO}$="1"(8086CPU)或IO/M ="0"(8088CPU)；

CPU读数据：$\overline{RD}$=0；

CPU写数据：$\overline{WR}$=0 。

3.3.3 寻址外设端口的方法

寻址I/O端口：（I/O采用独立编址）

地址线A0～A15，可访存储空间64K；

$M/\overline{IO}$=“0”(8086CPU)；

输入数据：$\overline{RD}$=0 ；

输出数据：$\overline{WR}$=0 。

I/O口： 采用专用I/O的指令和寻址方式

3.3.4 8086/8088最小模式下的总线周期

- 指令周期：CPU执行一条指令所需要的时间。通常用CPU主时钟周期数衡量。
- 总线周期：CPU每完成一次总线操作（与外部更换一次数据；一次读或一次写）称为一个“总线周期” 。通常用CPU主时钟周期数衡量
- 时钟周期：CPU主时钟周期，是8086/8088CPU内部的最小计时单位。

例：若CPU的主时钟频率为10MHZ，则时钟周期为100ns。



各种时序信号的关系图

1. 8086CPU的最基本（最小）总线周期：

4个主时钟周期

- T1状态：M/IO；BHE；A0~A19，ALE；

  根据读或写送出DT/R有效电平。

- T2状态：置AD0~AD15高阻态；A16~A19送出CPU内部状态（即S3~S6的 状态）；发出读/写信号。读信号将使存储器或外设把数据送上数据总线；写信号将使存储器或外设对数据总线开放，与此同时CPU还要将数据送上数据总线。

- T3状态：**CPU首先读取READY引脚状态。**

  1） READY引脚为高电平：

  对于读操作，CPU读取AD0~ AD15上的数据。

  对于写操作，CPU保持AD0~ AD15上的数据。

  2） READY引脚为低电平：

  CPU先插入1个等待周期并检测READY状态， 若READY引脚仍为低电平则继续插入等待周期。此间总线上的所有信号保持不变。

- T4状态：**CPU进行完成操作后的各项信号撤除工作**



最小模式下 8086 的总线读操作时序图

2．8086最小模式下字读入总线操作的相关引脚信号

T1

1）M/$\overline{IO}$：输出高电平，指明源数据取自存储器。

2）$\overline{BHE}$：提供奇存储体的选择信号。

3）A0~A19：提供DS：BX生成的源数据20位存储器地址（其中A0提供偶存储体的选择信号）。

4）ALE：输出高电平，为外部地址锁存器8282提供A0~A19及BHE的锁存信号。

5） DT/$\overline{R}$：输出低电平，使数据收发器数据传送方向为由外部数据线到CPU。

T2

6）D0~D15：复用A0~A15，准备接收数据。

7）S3~S6：复用A16~A19，提供CPU内部状态。

8）RD：输出低电平，发读数据控制信号。

9）DEN：输出低电平，使数据收发器8286输出端取消高阻态，使存储器送上数据总线的数据能到达CPU数据引脚。

T3

10）READY：输入，状态由存储器（或外设）决定。若存储器不能把数据立即送上数据线（READY=低电平），CPU将插入等待周期，直到READY变为高电平。当READY变为高电平后，CPU读取D0~D15数据并置入AX。

T4 恢复本次总线操作中的各引脚的初始状态。



最小模式下 8086 的总线写操作时序图

3.3.5 8086最大工作模式下的系统构成

将8086/8088 的MN/$\overline{MX}$引脚接以低电平，CPU将工作于最大模式。



1. 总线控制器Intel 8288及与CPU的连接

(1) 总线控制器8288的内部结构及引脚信号



总线控制器 8288 的内部结构及外部引脚

（2）IOB 、CEN及AEN引脚的作用

用于设置8288的工作方式，使CPU独占或共享系统总线。

- IOB（Input/Output Bus mode）：输入，系统总线独占/共享方式选择。

0 系统总线可共享。
1 系统总线不可共享（CPU独占），此时AEN不起作用

- CEN（Command Enable）：输入，系统总线CBUS信号的允许/禁止。

0 系统总线CBUS信号无效。
1 系统总线CBUS信号有效。

- AEN（Address Enable）：输入，地址允许。

0 使ALE、DT/R和DEN信号有效。
1 使ALE、DT/R和DEN信号无效。

(3) MCE/$\overline{\text{PDEN}}$（Master Cascade Enable/Peripheral Data Enable）引脚的作用：

- 系统总线方式下且有两个中断控制器级连时，用于锁存第二级中断控制器的通道选择信号。
- 局部总线方式下，用于数据总线收发器的选通。（系统总线方式下数据总线收发器的选通则用DEN信号）

（4） $\overline{\text{MRDC}}$；$\overline{\text{MWTC}}$：存储器读；存储器写控制信号

（5） $\overline{\text{IORC}}$；$\overline{\text{IOWC}}$：外设端口读；外设端口写控制信号

（6） $\overline{\text{AMWC}}$；$\overline{\text{AIOWC}}$(Advanced)：超前的存储器写和超前的外设端口写控制信号 较$\overline{\text{MWTC}}$和$\overline{\text{IOWC}}$提前一个时钟周期发出的写命令信号

2．最大模式下的总线周期

① 最大模式下8086读入总线操作时序图

② 最大模式下8086写总线操作时序图



图 2.20　最大模式下 8086/8088 的总线读操作时序图



图 2.21　最大模式下 8086/8088 的总线写操作时序图

3. 4 8086最小模式下的最简硬件核设计

设计要求：

用8086CPU的最小工作模式构成一最简结构微机硬件核，该硬件核可以产生挂接其它功能部件的独立地址总线，数据总线和必要的控制总线信号，并可用其构造实用化最小微机系统。

- 地址锁存器及数据收发器与CPU连接的具体设计
- 时钟发生器8284A电路连接的具体设计

8088CPU最小模式下的最简结构微机硬件核原理图



8088 CPU 最小模式下的最简硬件核结构图

思考题：1、2、3、4、7、9、13

习题：5、6、8、10、11、12、14